Cypress CY7C1365C - Manuals

Cypress CY7C1365C – Manual in PDF format online.

Manuals:

1 Page 1
2 Page 2
3 Page 3
4 Page 4
5 Page 5
6 Page 6
7 Page 7
8 Page 8
9 Page 9
10 Page 10
11 Page 11
12 Page 12
13 Page 13
14 Page 14
15 Page 15
16 Page 16
17 Page 17
18 Page 18

Summary

Page 3 - Pin Configurations

CY7C1365C Document #: 38-05690 Rev. *E Page 3 of 18 Pin Configurations 100-Pin TQFP Pinout (2 Chip Enable) (AJ version) A A A A A 1 A 0 NC NC V SS V DD NC A A A A A A NC DQ B V DDQ V SSQ DQ B DQ B DQ B DQ B V SSQ V DDQ DQ B DQ B V SS NC V DD DQ A DQ A V DDQ V SSQ DQ A DQ A DQ A DQ A V SSQ V DDQ DQ A...

Page 5 - Pin Descriptions

CY7C1365C Document #: 38-05690 Rev. *E Page 5 of 18 Pin Descriptions Name TQFP I/O Description A0, A1, A 37,36,32,33,34,35,44,45,46,47,48,49,50,81,82,99,10092 (for 2 Chip Enable Version)43 (for 3 Chip Enable Version) Input- Synchronous Address Inputs used to select one of the 256K address locations ...

Page 7 - Functional Overview; DD

CY7C1365C Document #: 38-05690 Rev. *E Page 7 of 18 Functional Overview All synchronous inputs pass through input registers controlledby the rising edge of the clock. Maximum access delay fromthe clock rise (t CDV ) is 6.5 ns (133-MHz device). The CY7C1365C supports secondary cache in systemsutilizi...

Cypress Manuals